• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung betrifft ein Verfahren zum Ausbilden von Isolationsstrukturenin Form von flacher Gräbenin einem Halbleiterwafer, wobei eine erste Schicht aus fließfähigem Oxidabgelagert wird, um das Geometrieverhältnis (Tiefe zu Breite) einesGrabens zu verringern, und eine nachfolgende Schicht abgelagertwird, um den Graben aufzufüllen,wobei die erste Schicht derart abgelagert wird, dass in der flachenGrabenisolationsstruktur nichts von der fließfähigen Schicht in und/oder oberhalbder Oberseite des Halbleiterwafers vorhanden ist.
    公开号:DE102004026656A1
    申请号:DE200410026656
    申请日:2004-06-01
    公开日:2004-12-30
    发明作者:Carl David Abergavenny Brancher；John St.Nicholas NcNeil
    申请人:Aviza Europe Ltd；
    IPC主号:H01L21-76
    专利说明:
    [0001] Dievorliegende Erfindung betrifft Verfahren zum Auffüllen vonGräbenmit hohem Geometrieverhältnis(Tiefe zu Breite), wie beispielsweise bei der Herstellung von Isolationsbereichenin Form eines Grabens in Halbleitersubstraten.
    [0002] AusGründender Wirtschaftlichkeit und Geschwindigkeit von hergestellten Halbleitervorrichtungengibt es eine andauernde Notwendigkeit, die aktiven Komponenten vonintegrierten Schaltungen, welche auf einem Halbleiterwafer ausgebildetwerden, immer enger zu packen. Damit diese Komponenten korrekt funktionieren,ist es jedoch notwendig, diese voneinander zu isolieren. Dementsprechendist eine elektrische Isolation zwischen Schaltungselementen notwendigund eine bekannte Technik fürSubmikron-Vorrichtungen ist die "Flachgraben-Isolation" (STI – "Shallow Trench Isolation"). Die herkömmliche Methodikbesteht darin, Gräbenin das Substrat zu ätzenund diese dann aufzufüllen.Mit zunehmender Packungsdichte werden diese Gräben immer schmäler, wasdazu führt,dass das Auffüllendieser Gräben mitherkömmlichenMitteln immer schwieriger wird. Das am weitesten verbreitete Mittelist "chemisches Aufdampfenmit hoch dichtemDP CVD – HighDensity Plasma Chemical Vapour Deposition) von Sili Plasma" (Nziumdioxid. Wiealle Aufdampftechniken hat diese das Problem, dass mehr Werkstoffan der Oberflächeund Oberkante der Gräbenabgelagert wird, was genau das Gegenteil vom Idealzustand bedeutet,der darin besteht, nur die Gräbenaufzufüllen.
    [0003] Umdieses Problem wenigstens in gewissem Umfang zu überwinden, werden Ablagerungszyklen zusätzlich mit Ätzen mittelsHochfrequenz-Anregung der Wafer-Einspannvorrichtungdurchsetzt beziehungsweise gemischt, um gerichtetes Plasmaätzen desabgelagerten Werkstoffes in vorbestimmter Weise zu erzielen, ummehr Werkstoff an der Oberfläche zuentfernen, wodurch die Netzablagerung (net deposition) auf den Gräben verbessertwird.
    [0004] Eswurde berichtet, dass HDP bei kleiner 95 Nanometern Schwierigkeitenbeim Auffüllenvon Strukturen mit einem Geometrieverhältnis von größer 4,5:1hat, vgl. "NovelShallow Trench Isolation Process using flowable oxide CVD for sub-100nm DRAM", Sung-Woong Chunget al., IEDM 2001.
    [0005] EineVerjüngungder Seitenwändederart, dass die Breite an der Öffnungdes Grabens wesentlich größer istals am Boden, kann das Auffüllenunterstützen.Dies ist unerwünscht,aber es wird als notwendig betrachtet, um das Auffüllen mittelskonventionellen HDP CVD-Mitteln zu erzielen, und ein derartigesVerjüngenkann in allen Diagrammen und Elektronenmikroskopbildern von brauchbarenStrukturen gesehen werden.
    [0006] Alternativist es bekannt, dass fließfähige Oxide,wie beispielsweise solche, die ein Silanol oder ähnliches ablagern, ein Potenzialzum Auffülleneines Grabens entweder alleine oder in Kombination mit Plasma abgelagertenIsolatoren haben.
    [0007] DerIdealfall wäre,mit dem fließfähigen Oxid vollständig zufüllen,was aufgrund seiner Natur wenig auf der Oberseite des Wafers zurück lässt. Esgibt jedoch bis heute unlösbareProbleme beim Konvertieren der Flüssigkeit in einen dichten Feststoff,welcher zur Herstellung von Halbleitervorrichtungen geeignet ist.Der schmale Graben stellt eine extrem begrenzte Fläche zurVerfügung,von der Wasser, Lösungsmittelund andere Dämpfeentweichen können, wennder Werkstoff aushärtet.Es wurden verschiedene Versuche unternommen, um diesen Prozess zu verbessern,einschließlichder eigenen Anmeldung US 6,544,858 derAnmelder, aber keiner hat bisher zu einer kommerziell akzeptablenLösungdes oben beschriebenen Problems geführt.
    [0008] Somitbleibt das Konzept eines teilweisen Füllens übrig, wobei das fließfähige Oxidzum teilweise Auffüllenverwendet wird, wodurch das Geometrieverhältnis des Grabens verringertwird. Da die abgelagerte Flüssigkeitdünnerist, ist es einfacher, diese vollständig auszuhärten, und die Reduktion des Geometrieverhältnissesunterstütztherkömmliche HDPCVD-Prozesse.
    [0009] InsbesondereUS Patent 6,300,219 beschreibt ein Verfahren, welches ein fließfähiges Oxid verwendet,das von den Anmeldern erfunden wurde und allgemein in US 5,874,367 und US 6,242,366 beschrieben ist. In dieserOffenbarung erniedrigt die erste abgelagerte Schicht effektiv dasGeometrieverhältnis(definiert als die Grabentiefe zur Grabenbreite) vorzugsweise durchAuffüllenvon etwa einem Drittel der Tiefe des Grabens, während lediglich eine Schichtmit 20 Nanometern an den Seitenwänden hinzugefügt wird.Im Ergebnis haben alle zum Auffüllendes Grabens nachfolgend abgelagerten Schichten einen Graben mitniedrigerem Geometrieverhältnisvor sich, welcher besser ohne die Gefahr von Blasen beziehungsweiseLeerräumenaufgefülltwerden kann.
    [0010] DesVerfahren mit "teilweiseAuffüllen" zum Verringern desGeometrieverhältnissesvon Gräben istin US 2002/0123206 und der Veröffentlichung "Void free and lowstress shallow trench isolation technology using P-SOG for sub-100nmdevice", Jin-Hwa Heoet al., VLSI 2002, Seiten 132 bis 133" beschrieben.
    [0011] Während inStrukturen von analoger Größe guteResultate erzielt werden, haben reale Halbleitersubstrate einenBereich von Grabenbereiten, mit schmalen Gräben zur Separation von Vorrichtungen undwesentlich breiteren Gräbenwoanders. In der Praxis füllensich derartige Gräbenunterschiedlich hoch auf und die Eigenart der Ablagerungen tendiert dazu,mit dem Geometrieverhältniszu variieren, wie nachfolgend beschrieben wird. Fließfähige Oxide, welcheHärtenund Hartbrennen zum Entfernen (organischer) Lösungsmittel, Wasser usw. benötigen, werdenin Abhängigkeitvon der Topografie der Oberfläche,auf der sie abgelagert wurden, einen variierenden Widerstand gegenchemisches Ätzenhaben. Typische schmale Gräben,welche das Entweichen von Gas aus dem fließfähigen Oxid begrenzen, bedingen,dass der gehärteteund gebackene Oxidwerkstoff weniger " hart "ist als das fließfähige Oxid in breiteren Gräben.
    [0012] BeiRückätzen dergehärtetendünnen Schichtergeben sich somit unterschiedliche Ätzraten, wobei mehr Werkstoffin breiteren Gräbenzurückbleibt.Dieses Problem ist ausführlichdargestellt in US 2003/0030121 (gleiche Erfinder wie in US 2002/0123206oben) in 1,2 und 3.
    [0013] Die 1,2 und 3 vonUS 2003/0030121 sind hier als 1,2 und 3 reproduziert. In 1 ist ein Siliziumwafer 10 dargestellt,welcher eine STI-Ausnehmung 41 undeine breitere Ausnehmung 42 aufweist. Es wurde eine Oxidschicht 20 undeine CMP-Ätzstoppschicht 30,typischerweise aus Siliziumnitrid, ausgebildet und mittels einesFotolackes strukturiert und als Maske zum Ätzen der Strukturen 41, 42 verwendet.Es ist zu beachten, dass die Seitenwände der Strukturen abgeschrägt sind.Ein Aufschleuderglas ("Spin-onGlass" – SOG) 50 wurde derartabgelagert, dass es die STI-Ausnehmung 41 vollständig füllt.
    [0014] Esist zu bemerken, dass der SOG-Werkstoff Verunreinigungen enthält, die,wenn diese in das Silizium diffundieren, Probleme mit der Vorrichtungen hervorrufen.Es existiert daher die Notwendigkeit für eine konforme Siliziumnitrid-Barriereschichtinnerhalb des Grabens, welche mittels Niederdruck-CVD-Mitteln abgelagertist. Dies ist ein Hochtemperaturprozess und daher wird zuerst einethermische Oxidation des Siliziums ausgebildet, um die Siliziumoberfläche zu schützen.
    [0015] AusFigur zwei ist ersichtlich, dass nach dem Rückätzen das SOG 52 inder breiteren Ausnehmung immer noch auf den Seitenwänden derAusnehmung 42 ist und oberhalb der Oberflächenebenedes Wafers 10 liegt. Dies liegt daran, dass das SOG inder breiteren Ausnehmung 42 langsamer geätzt wirdals das SOG 51 in der schmaleren Ausnehmung 41.Es wurde ein HDP-Oxid 60 abgelagert und mittels CMP bearbeitetund die CMP-Ätzstoppschicht 30 entfernt, wasauf der Oberflächedes Wafers zwischen den Ausnehmungen thermisches Oxid 20 zurücklässt.
    [0016] 3 veranschaulicht, was passiert,wenn die thermische Oxidschicht 20 entfernt wird. Dieslegt SOG 53 frei, welches in dem nassen Ätzmittelzum Entfernen der thermischen Oxidschicht 20 schnell geätzt wird,währendSOG 51 in der schmalen Ausnehmung vollständig durchdas HDP-Oxid 61 geschütztist. In der Praxis kann dieses Problem bereits während des CMP-Schrittes auftreten.
    [0017] US2003/0030121schlägteine Lösungvor, bei der die STI-Merkmale von einer Fotolack-Maske während einesersten Rückätz-Prozesseszum Entfernen eines SOG-Werkstoffes von den breiteren Ausnehmungengeschütztsind. Diese Maske wird dann entfernt und ein zweites Rückätzen aufdem fließfähigen Oxidin dem STI-Merkmal ausgeführt, umsicherzustellen, dass kein fließfähiges Oxidauf der Oberflächedes Wafers oder den Seitenwänden desSTI-Merkmals zurückbleibtund dadurch dem nachfolgenden CMP oder Nassätz-Schritten nicht ausgesetztist.
    [0018] Während dieserAnsatz funktionieren sollte, ist es äußerst komplex, wenn eine zusätzlicheBarriereschicht-Ablagerung (wegen der Verwendung von SOG), ein zusätzlicherFotolack-Maskierschritt und zwei Ätzschritte benötigt werden.
    [0019] Esbleibt daher die Notwendigkeit zum kostengünstigen Auffüllen vonGräbenmit verschiedenen Breiten und Geometrieverhältnissen, wobei einige Gräben Schmalgrabenisolationsmerkmaleund andere Gräbenbreite Strukturen sind. Idealerweise ist der Werkstoff, welcherdem CMP-Schritt unterzogen wird, das bereits verwendete HDP-CVD-Oxid unddaher ist die ideale Lösungdiejenige, welche die Verwendung dieses gut eingerichteten Produktionsprozesseszur Herstellung von Vorrichtungen ermöglicht, wobei dieser alleinedie schmalen Gräben,welche von der nächstenGeneration von Halbleitervorrichtungen benötigt werden, nicht alleinefüllenkann.
    [0020] EingroßerTeil des Standes der Technik beschäftigt sich mit schmalen STI-Ausnehmungen und ignoriertvollkommen dieses Problem, weshalb dieser keine brauchbaren Prozessefür diekommerzielle Anwendung zur Verfügungstellt.
    [0021] Gemäß einemAspekt betrifft die Erfindung ein Verfahren zum Ausbilden flacherGrabenisolationsstrukturen in einem Halbleiterwafer, wobei eine ersteSchicht aus fließfähigem Oxidabgelagert wird, um das Geometrieverhältnis (Tiefe zu Breite) zuverringern, und eine nachfolgende Schicht abgelagert wird, um denGraben aufzufüllen,wobei nichts von der fließfähigen Schichtin der flachen Grabenisolationsstruktur in der Ebene der Oberseitedes Halbleiterwafers ist.
    [0022] Gemäß einemanderen Aspekt betrifft die Erfindung ein Verfahren zum Auffüllen vonAusnehmungen mit hohem Gaometrieverhältnis in einem Halbleiterwafermit einer oberen Fläche,welche in einer Ebene liegt, folgendes umfassend: (a)Fließeneines fließfähigen dielektrischen Werkstoffesin die Ausnehmungen, um die Ausnehmungen teilweise zu füllen; (b) Vervollständigendes Auffüllensder Ausnehmungen mit einem anderen dielektrischen Werkstoff, dadurchgekennzeichnet, dass kein fließfähiger Werkstoffin der Ebene der oberen Fläche desHalbleiter ist, wenn Schritt (b) ausgeführt wird.
    [0023] Gemäß einemweiteren Aspekt betrifft die Erfindung ein Verfahren umfassend Ausbildeneines Grabens in einem Halbleitersubstrat und Ablagern eines fließfähigen Werkstoffes,wie beispielsweise Silanol, insbesondere Si(OH)x undAushärtendieses Werkstoffes durch Entfernen von OH und jeglichen Lösungsmittelszum Ausbilden einer Schicht, welche teilweise wenigstens einen Grabenauffülltund Sicherstellen, dass keine fließfähige Schicht an den Seitenwänden derAusnehmung oberhalb der Ebene der Oberfläche des Wafers vor dem Ablagernder nachfolgenden Schicht, welche die Gräben auffüllt, vorhanden ist.
    [0024] DieseAbwesenheit einer fließfähigen Schichtan der oberen Kante der Gräbenkann durch Ändernder Benutzungseigenschaften, beispielsweise mittels eines Verfahrenszum Modifizieren der Oberflächenspannungenund/oder Modifizieren des Geometrieverhältnisses der Struktur vor derAblagerung des silanolartigen Aspektes der ersten Schicht und/oderdurch einen selektiven Ätzprozessvor der Ablagerung der nachfolgenden Schicht erreicht werden. Esist besonders bevorzugt, dass ein Dampfabscheidungsverfahren für das fließfähige Oxidverwendet wird, wodurch die Verwendung von (organischen) Lösungsmittelnvermieden ist und dadurch die vorherige Notwendigkeit für zusätzlicheBarriereschichten, wie beispielsweise ein thermisches Oxid und konformesSiliziumnitrid, vermieden ist.
    [0025] Obwohldie Erfindung voranstehend definiert wurde, versteht es sich, dassdiese jedwede erfinderische Kombination von Merkmalen umfasst, diezuvor oder der nachfolgenden Beschreibung erläutert sind.
    [0026] DieErfindung wird im Folgenden anhand der Zeichnung näher erläutert. Diesezeigt in:
    [0027] 1, 2 und 3 Darstellungendes Standes der Technik gemäß US2003/0030121und in 3 das vorliegendzu lösendeProblem und
    [0028] 4, 5 und 6 bevorzugteAusführungsformender vorliegenden Erfindung in Form von diagrammartigen Querschnittsansichteneines Wafers mit aufzufüllendenAusnehmungen mit unterschiedlichen Geometrieverhältnissen.
    [0029] 4 zeigt eine im wesentlichen ähnliche Strukturden 1 bis 3 mit der Ausnahme, dassdie Ausnehmungswände 70 nichtabgeschrägtsein müssenund nahezu vertikal sein können,wodurch die Ausnehmungsbreite an dessen Basis dieselbe ist, wiein den 1 bis 3. Dies ermöglicht engereAbständeund einsparen von Raum. Es ist ferner schwierig Ausnehmungswände wiederholbarund kontrollierbar abzuschrägen.Wenn fließfähiges Oxid derabzulagern der Werkstoff ist, insbesondere ein Dampf abgelagertes,fließfähiges Oxid,ist eine Abschrägungunnötig.Geeignete Oxide sind solche, die von den Anmeldern allgemein in US 5,874,367 und US 6,242,366 beschriebensind. Diese haben den Vorteil gegenüber Spin-on Gläsern, dasssie kein Lösungsmittelaufweisen. Selbst anorganische Spin-on Gläser benötigen ein organisches Lösungsmittelund wenn das Lösungsmittelnicht vollständigentfernt werden kann, wie beispielsweise bei der STI-Bearbeitung,sind zusätzlicheProzesse, wie beispielsweise ein Einkapseln von Siliziumnitrid notwendig,wie in US 2003/0030121 beschrieben.
    [0030] Esist ein Merkmal der vorliegenden Erfindung, dass keine der Ausnehmungenvollständiggefülltwird und ferner dass dieses fließfähige Oxid auf den Seitenwänden 70 oberhalbder Ebene des Wafers 10 bei 80 ohne einen nachfolgendenLithografieschritt entweder nicht abgelagert oder entfernt wird.Wie aus 4 ersichtlich,wird ein einfaches Ablagern eines fließfähigen Oxids zum teilweise Auffüllen derAusnehmung 41 unausweichlich fließfähiges Oxid 50 nichtnur in schmalen und großenAusnehmungen 41, 42 zurücklassen, sondern auch auf denSeitenwänden 70 derAusnehmungen, wie bei 53, und aufgrund des Effektes derOberflächenspannungenauf der Ätzstoppschicht 30 ablagern.
    [0031] DieAusnehmungen 41, 42 sind teilweise aufgefüllt undaufgrund der fließfähigen Eigenschaftdes Werkstoffes müssendie Seitenwände 70 nichtabgeschrägtsein, um die Breite der Gräbenan ihren Öffnungenzu erhöhen.Im allgemeinen nahmen größere Ausnehmungen 42 wenigerWerkstoff an ihrer Basis 52 auf. Die Menge des fließfähigen Oxidsin einer Ausnehmung ist eine Funktion des Volumens des abgelagertenWerkstoffes, des Volumens der Ausnehmungen und des erhabenen Bereichesdes Wafers um die Ausnehmungen herum.
    [0032] Ineinigen Ausführungsformenwird der Wafer entweder zur Modifikation der Benetzungseigenschaftenderart behandelt, dass fließfähiges Oxid 50 diskontinuierlich über denWafer verteilt ist und nur innerhalb der Ausnehmungen liegt undnicht oberhalb der Ebene der oberen Fläche des Wafers ist, oder die Schicht 50 istnach der Ablagerung behandelt, um dessen Oberflächenspannungen zum modifizieren und/oderdie Schicht 50 durch Ausbilden eines Randes an der oberenKante der Ausnehmungen 41,42 mittels Erhöhen desGeometrieverhältnissesder Ausnehmungen 41,42 an ihren Öffnungenentweder durch einen Ätz-oder Ablagerungsschritt diskontinuierlich gemacht, so dass das fließfähige Oxidzwischen den Ausnehmungen 41,42 diskontinuierlich gemachtist. Alternativ oder zusätzlichkann ein selektives Trockenätzenverwendet werden, welches fließfähiges Oxid 50 schnelleran der Oberflächedes Wafers 10 und um die Kanten der Ausnehmungen 41,42 herumentfernt als an der Basis der Ausnehmungen. Ein derartiger Ätzprozesskann die Sättigungvon Ätzarteninnerhalb der schmalen Ausnehmungen 41 ausnutzen.
    [0033] Eingeeigneter Ätzprozessist beispielsweise ein Nassätzen(typischerweise 10:1 oder 100:1 BOE), obwohl ein Hochdruck (100tevon mTorr zu über1 Torr) Flurplasmaätzengeeigneter ist, während wegenseiner chemischen Natur vorzugsweise Werkstoff außerhalbder schmalen Ausnehmungen 41 aufgrund der Sättigungder Ätzartinnerhalb der schmalen Ausnehmungen geätzt wird. Alternativ kann ein Sputterätzen oderein Hochsputterkomponentenätzen(high sputter component etch) verwendet werden, womit man den Vorteildes bevorzugten Sputterätzensan den schrägenFlächenan den Oberseiten der Gräbenausnutzt. SchrägeOberflächenwerden schneller sputtergeätztals Flächen,welche senkrecht oder rechtwinklig bzw. vertikal zum Fluss liegen.
    [0034] Eingeeignetes Ätzverfahrenmit reaktivem Plasma wärevorzugsweise ein fluriniertes Ätzenim Hochdruckdiodenmodus ("highpressure diode mode fluorinated etch"; gegenüberliegende, HF-betriebene Elektrode),welches bevorzugt in der Ablagerungskammer ausgeführt werdenkann. In besonders bevorzugter Weise kann die Schicht 50 aufdem Wafer 10 währendwenigstens eines Teiles des Kammerreinigungsverfahrens geätzt werden.
    [0035] Daalle Ablagerungskammern eine periodische Reinigung erfordern, umAblagerungen von Innenflächender Kammer zu entfernen und dadurch die Produktivität zu maximieren,kann der Wafer nach der Ablagerung in der Prozesskammer wenigstens für einenTeil dieses Reinigungszyklus verbleiben, wobei wenigstens ein Teilder Schicht 50 entfernt wird.
    [0036] ExperimentelleErgebnisse zeigen bisher, dass eine Kombination von erhöhtem Geometrieverhältnis undPlasma-Rückätzen ausreichendist, um die erforderliche Diskontinuität zur Verfügung zu stellen.
    [0037] DieAnti-Benetzungseigenschaften können durchlokales Beschichten, Glättenoder Verdichten der Seitenwändegeändertwerden. Eine Anti-Benetzungsschicht, wie beispielsweise Polytetratflurethylen(PTFE) kann auf der Ätzstoppschicht 30 abgelagertwerden. Nach dem Ätzender Ausnehmungen und Entfernen der Fotolack-Schicht verbleibt die PTFE-Schichtauf den erhabenen Flächendes Wafers, jedoch nicht innerhalb der Ausnehmungen, wodurch inKombination mit anderen Aspekten der Erfindung die Vermeidung einesfließfähigen Werkstoffesin der Ebene der Oberflächedes Wafers während derVervollständigungder Auffüllungder Ausnehmungen ermöglichtoder unterstütztist. Die Änderungder Eigenschaften der Oberflächenspannung desfließfähigen Werkstoffes 50 kannbeispielsweise durch ein niederenergetisches Heliumsplasma nach derAblagerung des fließfähigen Oxidsund vor dessen Fixierung erzielt werden. Mittels diesem oder anderenMitteln kann die Oberflächenspannungdes fließfähigen Oxidsin der Ausnehmung gebrochen werden, so dass es die Seitenwände in denAusnehmungen nicht längerbenetzt, wodurch ein Meniskus mit aufwärts gerichteter Krümmung (wiedies Quecksilber in einem Glas tut) ausgebildet wird.
    [0038] 5 zeigt einen Aspekt derErfindung, wobei eine Schicht 100 in derartiger Weise abgelagert ist,dass diese gezielt die Oberseite der schmalen Ausnehmungen 41 verengtbzw. mit einem verengenden "Hals" versieht, so dassdas Geometrieverhältnisan der Oberseite dieser Ausnehmungen erhöht wird (Tiefe zu Breite).Eine derartige Schicht ist vorzugsweise ein Oxid, welches plasma-chemisch odergesputtert abgelagert ist, wobei sich diese Schicht auf der Basisvon breiteren Ausnehmungen 42 bei 120 mit eineranalogen Dicke wie auf der Oberseite des Wafers bei 110 ablagert.Das Verengen bei 110 und die Restriktion bei bestimmtenAusnehmungen 41 bedingt eine lediglich sehr begrenzte Ablagerunginnerhalb der Ausnehmungen 41. Diese Verengung hat wenigoder keinen Einfluss auf die an der Basis der schmalen Ausnehmungen 41 abgelagerteMenge von fließfähigem Oxid,wirkt jedoch als ein "Rand", welcher die Mengevon an den Seitenwänden 70 oberhalbder Ebene des Wafers 10 abgelagertem fließfähigen Oxiderheblich verringert.
    [0039] Einhinterschnittenes Profil (re-entrant profil) kann an den Seitenwänden 70 ebenfallswährend des Ätzens derAusnehmungen ausgebildet werden, um denselben "Rand"-Effektohne oder zusätzlichzur Ablagerung der Schicht 100 zu erzielen. Da die Seitenwände 70 nichtmehr positiv geneigt sein müssen, umein Auffüllenmittels konventioneller Mittel zu unterstützen, kann der Seitenwandwinkel 75 zurVertikalen größer als90 Grad sein.
    [0040] 6 zeigt ein fließfähiges Oxid 51 aufeiner wie in 5 dargestelltenStruktur. Wie ersichtlich, ist das fließfähige Oxid 51 in dieAusnehmungen 41 eingedrungen. Wegen des Profils der Schicht 100 bei 110 istdas fließfähige Oxidjedoch diskontinuierlich und auf den Seitenwänden bei 80 nichtvorhanden, was die Ebene der Oberfläche des Wafers bezeichnet.Insbesondere repräsentiertBezugszeichen 80 die Oberseite der Struktur nach nachfolgendemCMP und Nassätzen.
    [0041] Abhängig vondem Profil des Grabens kann es sich als wünschenswert herausstellen,den "Verengungs"-Ansatz, wie obenbeschrieben, mit einer Sequenz eines kurzen Rückätz-Prozesses zu verwenden.Dies ist beispielsweise dann der Fall, wenn der Wandwinkel 75 desGrabens eine starke Verjüngungvon beispielsweise größer 95 Gradaufweist und wenn es eine Vielzahl verschiedener schmaler Gräben undgroßerGräbengibt. Die maximale Dicke des nicht-konformen Oxids wird Idealerweiseso gewählt,dass sie fürdie schmalsten Ausnehmungen geeignet ist. Diese wird die größte Dickedes fließfähigen Oxidsenthalten und die Dicke des fließfähigen Oxids kann sich als unzureichendherausstellen, um fürisolierte Ausnehmungen zu genügen,welche weniger fließfähiges Oxidenthalten. In diesem Fall entfernt das Rückätz-Verfahren nicht nur dasfließfähige Oxid,sondern öffnetauch die nicht-konforme Ablagerung, welche die Ausnehmungen "verengt", wodurch der nachfolgendeAuffüll-Schrittweniger aufwändig wird.
    权利要求:
    Claims (20)
    [1] Verfahren zum Ausbilden von Isolationsstrukturenin Form flacher Gräbenin einem Halbleiterwafer, wobei eine erste Schicht aus fließfähigem Oxid abgelagertwird, um das Geometrieverhältnis(Tiefe zu Breite) eines Grabens zu verringern, und eine nachfolgendeSchicht abgelagert wird, um den Graben aufzufüllen, wobei die erste Schichtderart abgelagert wird, dass in der flachen Grabenisolationsstrukturnichts von der fließfähigen Schichtin und/oder oberhalb der Ebene der Oberseite des Halbleiterwafersvorhanden ist.
    [2] Verfahren zum Ausbilden von Isolationsstrukturenin Form flacher Gräbenin einem Halbleiterwafer, wobei eine erste Schicht aus fließfähigem Oxid abgelagertwird, um das Geometrieverhältnis(Tiefe zu Breite) eines Grabens zu verringern, und eine nachfolgendeSchicht abgelagert wird, um den Graben aufzufüllen, wobei ein nachfolgendeschemisch-mechanisches Polieren und nasses chemisches Ätzen keinenTeil der fließfähigen Schichtberührt.
    [3] Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,dass die fließfähige Schichtvon den Seitenwändendes Grabens in und/oder oberhalb der Ebene der Oberfläche desHalbleiterwafers vor der Ablagerung der nachfolgenden Schicht entferntwird.
    [4] Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,dass der Winkel der Seitenwand des Grabens im Bereich der Öffnung desGrabens bezüglichdes Bodens des Grabens größer als90 Grad ist, sodass der fließfähige Werkstoffdiskontinuierlich zwischen im Wesentlichen allen Gräben aufeinem Halbleiterwafer und auf der Oberfläche des Wafers vorhanden ist.
    [5] Verfahren nach Anspruch 4, dadurch gekennzeichnet,dass der Winkel der Seitenwand durch Ablagerung einer Schicht vorder Ablagerung des fließfähigen Werkstoffesmodifiziert wird.
    [6] Verfahren nach wenigstens einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der fließfähige Werkstoff ein Oxid ist.
    [7] Verfahren nach wenigstens einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der fließfähige Werkstoff ein Silanolist.
    [8] Verfahren nach wenigstens einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass in der Ausnehmung keine SiliziumnitridSchicht vorhanden ist.
    [9] Verfahren zum Auffüllen von Ausnehmungen mit hohemGeometrieverhältnisin einem Halbleiterwafer mit einer oberen Fläche, welche in einer Ebene liegt,folgendes umfassend: (a) Fließen eines fließfähigen dielektrischenWerkstoffes in die Ausnehmungen, um die Ausnehmungen teilweise zufüllen; (b)Vervollständigendes Auffüllensder Ausnehmungen mit einem anderen dielektrischen Werkstoff, wobeikein fließfähiger Werkstoffin und/oder oberhalb der Ebene der oberen Fläche des Halbleiterwafers vorhandenist, wenn Schritt (b) ausgeführtwird.
    [10] Verfahren nach Anspruch 9, dadurch gekennzeichnet,dass das teilweise Auffüllenderart gesteuert ist, dass eine Ablagerung des fließfähigen dielektrischenWerkstoffes in und/oder oberhalb der Ebene verhindert ist.
    [11] Verfahren nach Anspruch 9, dadurch gekennzeichnet,dass die Oberflächebenachbart zu den Ausnehmungen beschichtet oder in anderer Weise behandeltist, so dass der fließfähige, dielektrische Werkstoffdie Oberflächenicht benetzen kann.
    [12] Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass die Oberflächebenachbart zu den Ausnehmungen mit einem Anti-Benetzungswerkstoff beschichtet ist.
    [13] Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass der fließfähige dielektrische Werkstoffvor der Fixierung behandelt wird, so dass dieser die Seitenwände derAusnehmung nicht benetzt.
    [14] Verfahren nach Anspruch 9, dadurch gekennzeichnet,dass vor Schritt (b) fließfähiger Werkstoffin und/oder oberhalb der Ebene der Oberfläche des Halbleiterwafers entferntwird.
    [15] Verfahren nach Anspruch 9, dadurch gekennzeichnet,dass die Öffnungender Ausnehmungen derart ausgebildet werden, dass eine Ablagerungsdiskontinuität für den fließfähigen Werkstofferzeugt wird.
    [16] Verfahren nach Anspruch 15, dadurch gekennzeichnet,dass die Öffnungender Ausnehmungen überhängende Ränder aufweisen.
    [17] Verfahren nach Anspruch 15, dadurch gekennzeichnet,dass die überhängendenRändermittels einer abgelagerten Schicht ausgebildet werden.
    [18] Verfahren nach Anspruch 16, dadurch gekennzeichnet,dass die abgelagerte Schicht vor Schritt (b) entfernt wird.
    [19] Verfahren nach Anspruch 13, dadurch gekennzeichnet,dass die Ränderder Öffnungenhinterschnitten ausgebildet sind.
    [20] Verfahren nach wenigstens einem der Ansprüche 9 bis19, dadurch gekennzeichnet, dass Ausnehmungen mit unterschiedlichenTiefen und/oder Geometrieverhältnissenauf dem Halbleiterwafer vorgesehen sind.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10177222B2|2019-01-08|Semiconductor device and method of fabricating the same
    KR100790999B1|2008-01-03|더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
    US6194305B1|2001-02-27|Planarization using plasma oxidized amorphous silicon
    US7538007B2|2009-05-26|Semiconductor device with flowable insulation layer formed on capacitor and method for fabricating the same
    DE10222083B4|2010-09-23|Isolationsverfahren für eine Halbleitervorrichtung
    TWI400755B|2013-07-01|用於由下而上間隙充填的介電質沈積與回蝕處理
    KR100757125B1|2007-09-10|반도체 장치 및 반도체 장치의 제조 방법
    KR101158205B1|2012-06-20|고종횡비 콘택트를 에칭하는 방법
    DE102008007671B4|2018-07-26|Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
    US6284666B1|2001-09-04|Method of reducing RIE lag for deep trench silicon etching
    US5872064A|1999-02-16|DSAD process for deposition of inter layer dielectric
    WO2019142055A2|2019-07-25|Method for depositing a gap-fill layer by plasma-assisted deposition
    KR100428805B1|2004-04-28|트렌치 소자분리 구조체 및 그 형성 방법
    US5807789A|1998-09-15|Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation |
    KR100877107B1|2009-01-07|반도체 소자의 층간절연막 형성방법
    US7598177B2|2009-10-06|Methods of filling trenches using high-density plasma deposition |
    TWI336355B|2011-01-21|Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
    KR100337580B1|2002-10-11|Semiconductor device and its manufacturing method
    US6630390B2|2003-10-07|Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer
    KR100558999B1|2006-03-10|Substrate Recess Filling Method
    US8169048B2|2012-05-01|Isolation structure in a memory device
    US7241665B2|2007-07-10|Shallow trench isolation
    US7015144B2|2006-03-21|Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same
    US6030881A|2000-02-29|High throughput chemical vapor deposition process capable of filling high aspect ratio structures
    KR100801308B1|2008-02-11|고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
    同族专利:
    公开号 | 公开日
    JP2004363615A|2004-12-24|
    GB0411952D0|2004-06-30|
    GB2402549A|2004-12-08|
    GB0312796D0|2003-07-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-05-12| 8128| New person/name/address of the agent|Representative=s name: ZEITLER, VOLPERT, KANDLBINDER, 80539 MüNCHEN |
    2009-07-16| 8127| New person/name/address of the applicant|Owner name: TOKYO ELECTRON LTD., TOKIO/TOKYO, JP |
    2011-09-22| R005| Application deemed withdrawn due to failure to request examination|Effective date: 20110601 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]